KR 1994-12488

A semiconductor device and a method of producing the same are disclosed. An Si oxide film is formed by a plasma CVD with the use of a silicon compound gas containing fluorine, whereby the generation of particles can be suppressed to improve the quality of the device and the yield, the planarity of the Si oxide film functioning as an interlayer dielectric film or a passivation film can be improved, and the higher speed operation in a semiconductor device can be accomplished.

BEST AVAILABLE COPY

(19) 대한민국특허청(KR) (12) 등록특허공보(B1)

(51) Int. Cl.		(11) 등족번호	특0131439	
HD1L 21/316		(24) 등쪽일자	1997년12월01일	
H01L 21/203				
H01L 21/31				
(21) 출원번호	= 1993-024923	(65) 공개번호	특1994-012488	
(22) 출원일자	1993년 11월 22일	(43) 공개일자	1994년 06월 23일	
(30) 우선권주장	93-67116 1993년03월25일 일본(JP)			
	92-313720 1992년11월24일 일본(JP)			
(73) 특허권자	수미토모킨조쿠코오교오 카부시키가이샤, 나카무라 타메아키			
	일본			
	일본국 오오사카화 오오사카서 추우오오쿠 키타하다 4포오메 5-33			
(72) 발영자	후카다 다카시			
	잁폰			
	일본국 효오고켄 니시노마아시 코오시?	겐조오 24-4-50 5		
(74) 대리인	하상국			
	하명욱			
(77) 심사청구	심사관: 박형식 (백자공보 제5277호)			
(54) 불원명	반도계장치 및 그 제조방법			

요약

불소용 함유하는 실리콘화합을 가스을 사용한 플라즈마CVD법으로 Si 산화막을 형성하므로써, 입자의 발생을 억제하여 품질 및 수물을 향상시키고, 또, 총간 절연막 또는 불활성화 막으로서의 Si 산화막의 평탄화 특성을 향상시키며, 또, 산호전달의 고숙화를 도모하도록 한 반도 채 장치 및 그 제조방법에 관한 것이다.

교표도

51

KK명

[발명의 영청]

반도됐장치 및 그 제조방병

[도면의 간단한 설명]

제1또는, 본 발명의 제1실시에에 사용하는 ECR플라즈마CVD장치의 구조를 도식적으로 표시하는 종단면도이다.

제2도는, 제1실시예의 Si 산화막의 적외흡수 스펙트럼을 표시하는 그래프이다.

제3도는, 제1실시예의 Si 산화막이 적외흡수 스펙트럼을 표시하는 그래프이다.

제4도는, 제1실시예의 Si 산화막의 배유전율의 SiF_ 의존성을 표시한 그래프이다.

제5도는, 제1실시에의 Si 산화막의 절연내암특성을 표시하는 그래프이다.

제6도는, 제2실시에의 Si 산화학 속의 불소량이 대한 비유전율을 표시한 그래프이다.

제7도는, 제2실시에의 Si 산화막 속의 불소량이 BHF에청속도괄 표시한 그래프이다.

제8도는, 제3실시예의 Si 산화막의 도식적인 단면도이다.

제9도는, 제4실시에에 사용하는 ECR플라즈마CVD장치의 구조를 표시하는 도식적인 중단면도이다.

제10도는, 제4실시에의 Si 산화막의 비유전출의 SiF_ 유량의존성을 표시하는 그래프이다.

제11도는, 제4삼시여의 Si 산화막의 절면내암택성을 표시하는 그래프이다.

제12도(a)와 제12도(b)도의 제4실시예의 Si 산화막의 도식적인 단면도이다.

제13도는, 중래에의 Si 산화막의 도식적인 단면도이다.

PAGE 21/34 * RCVD AT 10/11/2005 11:11:12 AM [Eastern Daylight Time] * SVR:USPTO-EFXRF-6/28 * DNIS:2738300 * CSID:845 892 6363 * DURATION (mm-ss):10-04

제16도는, 제5실시에의 제조방법으로 제조된 반도체장치의 도식적인 단면도이다.

제17도는, 제6실시에에 사용하는 ECR들라즈마CVD장치의 구조를 표시하는 도식적인 종단면도이다.

제18도는, 제6실시에의 제조방법으로 제조된 반도체장치의 도식적인 단면도이다.

제19도는, 제7싶시에의 제조방법으로 제조된 반도체장처의 도식적인 단면도이다.

+ 도면의 주요부분에 대한 부호의 설명

1: 출라즈마 생성실

2 : 반응실

3:마이크로파 도파관

4: 여자코일

5: 从金田

6,7: 가스 도입계

8: 배가제

9: 고주파 진원

22,42,62,65,78 : 배선

[발명의 상세한 설명]

본 발명은, 불화규소가스를 사용하여 플라즈(I)·CVD법에 의하여 형성된 Si 산화약을 구비한 반도체장치 및 그 제조방법에 관한 것이다. LS I, 초LSI에 사용되는 절연막에는, 캐패시터 절연막, 총간 절연막, 불활성화(passivation)막이 열거된다. 이들의 내총간 절연막은, Sift, , O 및 또는 N。O를 사용한 플라즈(I)·CVD법에 의하여 형성되는 일이 많다. 이것은, 플라즈(I)·CVD법에, 절연막에 핀홀이나 크랙 등의 결합을 발생시키는 경우가 적기 때문이다.

그런데, SiH」는 Og 또는 NgO와의 반응성이 많하고, 혼합되는 것만으로 폭발적으로 반응한다. 플라즈마에 의하여 활성화되어 있는 경우에는, 더욱 반응하기 쉽고, 플라즈마CVD법에 의하여 Si 산화막을 형성하는 경우에, Si 산화막이 형성되는 체임내 내벽과 같아, 반도체 위 이외의 부분에 반응물이 퇴적한다. 이 퇴적률이 입자 발생의 원인으로 되고, 반도체장치의 종형을 처하시킨다고 하는 문제가 있다. 또 입자의 생성률 방지하기 위하여, 처임내 내의 세정을 반변하게 실시할 필요가 있고, 이 때문에, 장치의 가동률이 떨어져서 반도체 제조의 수율이 감소되는 문제가 있었다.

이것을 해결하기 위하며, SiH_보다도 반응성이 약한 불화규소가스를 사용하여 Si 산화막을 형성하는 방법이 제안되고 있다.(J.Appl,Phys,6 4(8).1988.10.15). 이 방법은, 원료가스로 Si $_2$ Fi $_3$, O $_2$ 및 Si $_2$ Hi $_3$ 를 사용하여 광CVD법에 의해 막을 형성한다. 이것에 의하여, 반응성은 약간 약하게 되어, 제암에 내벽에 부착하는 반응됐은 강소하는데, Si $_2$ Fi $_3$ 및 O $_2$ 판으로는 막이 형성되지 않으므로, 반응성이 강한 Si $_4$ Hi $_3$ 를 사용해 야만 하여, 따라서, 강한 반응이 발생되는 문제가 있었다. 또, 총간 절면막 형성에는 평탄화특성이 중요한데, 해선 사이가 피복되어, 절면막이 배선 사이로 총분히 들어갈 수 없는 정도의 공간을 활생시키는 경향이 발생되며, 평탄화 특성을 저강시키는 문제가 있었다.

또, 최근에 특히 LSI의 고속화를 도모하는 것을 목적으로 하여, A배선을, 전달되는 신호의 시청수를 작게 하기 위하여, A배선의 용간 절면 막, 불활성화막에 비유전물이 낮은 Si 산화막을 사용하는 것이 요구되고 있다. Si_zH₄ 및 O_z, Si_zH₄ 및 N_zO 또는 TEOS, O₃ 및 O₃ 등을 사용하던 종래의 광CVD법, 열CVD법, 폴라즈마CVD법 등과 같은 산화막CVD법에서는, Si 산화막의 비유진출은 3.8 이상으로 되어, LSI의 고속화을 방해하는 요인이었다. Si 산화막 속의 DH기 함유량이 많은 경우는, 비유전율이 크기 때문이라고 생각되고 있다.

또, 알목시출트오르살란을 주성분으로 하는 원료가스를 사용하고, 열CVD법에 의하여 불소를 합유한 실리콘 산화약이 제안되어 있다.(일본국 특개평 4-239750호 공보). 이 막의 비유전율은 3,7이며, 종래에는 10% 미만의 감소를 유지하고 있다. 이 비유전율은 막을 형성하는 온도에 의해 변화되는데, 이 막 속에는 OH기가 항유되므로, 총간 절연막으로 사용하는 경우에, 신FHL성이 낮은 문제점이 있었다. 또, 절면게 이트형 전계효과트랜지스터의 게이트 절연막을, 디클로르실란(SiH_gCl_g) 등의 염소를 합유하는 모노실란유도체 가스 또는 불소를 항유하는 모노실란유도체 가스를 사용하여, 플라즈마CVD법에 의하여 형성하는 것이 제안되어 있다(일본국 특개명 3-36767호 공보). 그런데, 이 제안의 내용은 다결정 실리콘 위에서의 Si 산화막의 형성에 있어서, 종래의 열산화법 또는 CVD법의 문제점인 절연내압의 개선과 계면준위 일도의 저감을 목적으로 하는 것이며, 염소 또는 불소 등의 원소를 항유하는 모노실란유도체 가스 또는 염화수소의 비율을 막의 형성시에 높이는 것으로, 실리콘 총상의 자연산화약, 유기를 및 금속 등의 오염물질을 제거하면서, 약을 형성하는 것을 도모한 것으로, 중소를 함유하는 Si 산화약에 대한 기자는 없다.

그리고, 반대로, 다음로르실란 등의 모노실란유도체 가소를 사용한 경우, 또는 영화수소 등과 모노실란과의 혼합물을 사용한 경우에는, 모노실란가스의 비율을 높이는 것으로, 막속으로 혼입하는 영소 또는 불소의 양을 지감시켜, 절대내업이 높은 양절의 산화막을 형성하는 것에 대해 기재되어 있고, 영소 또는 불소를 합급하는 것이 바람직하지 않다는 것을 사사하고 있다.

본 발명은 이상과 같은 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은, 불소를 함유하는 실리콘화합물 가스를 사용한 플라즈마CVD법으로 Si 산화막을 형성하므로써, 입자의 발생을 억제하여 품질 및 수율을 향상시키고, 또, 총간 절연막 또는 불활성화막으로서약 Si 산화막의 평탄화 특성을 향상시키며, 산호 전달의 고속화를 도모할 수 있는 반도체장치 및 그 제조방법을 제공하는데 있다.

본 발영에 의한 반도체장치 및 그 제조방법은. 불소를 함유하는 실리콘화합물 가스와 0, 또는 N₂0를 사용한 플라즈마CVD법에 의하여, 0,1 ~ 20원자%의 불소를 함유하는 Si 산화막, 3,7~2,9의 비유전율을 보유하는 Si 산화막을 형성하고 있다. 따라서, 종래보다도 완만한 반응으로 기판 위에 Si 산화막을 퇴적하므로, 플라즈마 발생부 이외에서 반응이 진행되지 않고, 장치 북면으로의 반응물의 부속이 감소되며, 입자의 발생이 강소된다. 그리고, 미와 같이 퇴적된 Si 산화막은, 아내기 함유량이 적거나 또는 완전히 없으며, 0,1~20원자%의 불소를 합유하며, 또 3,7~2,9의 비유전율이 있으므로, 반도체장치의 산호전달의 고속화를 도모할 수 있다. 또, 반도체장치의 산호전달 속도를 중래와 중임한 정도로 할 경우는, Si 산화막의 막 두폐가 얇게 된다. 더욱이, 플라즈마 속에서 형성되는 불소계의 막의 종류는 미동(migration)을 발생하

PAGE 22/34 * RCVD AT 10/11/2005 11:11:12 AM [Eastern Daylight Time] * SVR:USPTO-EFXRF-6/28 * DNIS:2738300 * CSID:845 892 6363 * DURATION (mm-ss):10-04

이를 사용하여.

상기한 불소를 항유하지 않은 Si 산화막 위에 불소를 함유한 Si 산화막을 퇴적하는 공정을 보유한다. 또, 불소를 함유하는 실리온화합물 가스와 O₂ 또는 N₂O를 사용하며 불소를 함유한 Si 산화막을 퇴적하는 공정과, SiH₁와 O₂ 또는 N₂O를 사용하며, 상기한 불소를 함유한 산화막 위에 불소를 함유하지 않은 Si 산화막을 퇴적하는 공정을 보유한다. 따라서, 예컨대 알루미늄 배선과 같은 불소와의 반응성이 있는 물질은 출소을 항유하지 않은 Si 산화막에 의하여 물소와의 반응에 의한 부식이 방지된다.

또, 기판에 음국 전위를 부여하여, 불소를 합유하는 실리콘화합을 가스와 O₂ 또는 N₂O를 사용한 즐라즈마CVD법을 실시한다. 따라서, 기 판 표면의 요칠(따라)에 스페터에슁을 실시하면서 막을 형성하므로, 비유진활이 낮은 Si 산화막을 요칠의 단차를 축소하여 평탄성이 양호 한 상태로 퇴적시킨다.

(실시대)

다음에, 본 발명을 그 실시예를 표시하는 도면에 의거하며 설명한다.

제1도는, 본 발명의 실시에 사용하는 ECR들라즈마 CVD장치의 구조를 도식적으로 표시하는 중단면도이다. 도면에서 참조부호(1)은 플라즈 마 생성실이고, 중공의 원룡형으로 형성되어 있다. 그 상부 중앙에는 원형의 마이크로파 도입구(fb)가 형성되며, 원통 형상의 마이크로파 도파관(3)의 한 쪽 끝을 도면에는 표시하지 않은 마이크로파 발진기에 접속하고, 다른 쪽 끝에 불린지(3a)를 형성하며 상기한 마이크로파 도입구(1b)에 철속되어 있다. 그리고, 마이크로파 도입구(1b)에는, 석영유리판으로 구성된 마이크로파 도입왕(1a)이 마어크로파 도입구(1 b)를 차끈하는 상태로 설치되어 있다. 또 불라즈마 생성실(1)의 주위에는 이것에 접속된 아이크로파 도파관(3)의 한쪽 끝부분에 걸쳐서 이 등을 둘러싸는 상태에서, 이들과 동심 형상으로 여자코일(4)을 배성하고, 여자코일(4)은 도면에 표시하지 않은 직류전원에 접속되어 있다. 또, 플라즈마 생성실(1) 상부 벽에는 가스 도입계(6)가 개방되어 있다. 플라즈마 생성실(1) 하부 벽 중앙에는, 상기한 마이크로파 도입구(1 b)와 대형하는 위치에 플라즈마 인출참(1c)을 구비하고, 플라즈마 인출창(1c)으로 향하게 하여 반응실(2)이 형성되어 있다. 반응실(2) 내에 는 상가한 플라즈마 인출청(1c)과 대항하는 위치에 시료대(5)가 배설되고, 그 위에 시료(s)가 놓여지도록 되어 있다. 또, 반응실(2)의 촉벽 에는 가스 도입계(7)가, 하부 벽에는 도면에는 표시하지 않은 배기장치에 연관되는 배기계(8)가 개방되어 있다. 이상과 같은 장치를 사용하 여. 시료(s) 위에 Si 산화막을 형성하는 경우에는 먼저, 시료대(5)의 온도를 300°C, 배기계(8)에 의하여 플라즈마, 생성실(1) 및 반응실(2) 내를 1×10-forr 이하의 압력으로 하고, 가스 도입계(7)로부터, 30sccm의 SiF 를 반응실(2) 내로 공급하며, 가스 도입계(6)로부터 43sc cm의 Ar,70sccm의 0g을 출라즈마 생성실(1) 내로 공급한다. 그 후, 반응실(2) 내를 소정의 압력, 예컨대 2×10-2Torr로 한다. 그리고, 출력 2.8KW의 마이크로파를 도면에는 표시하지 않은 마이크로파 말진기로부터 마이크로파 도파관(3), 마이크로파 도입창(1a)을 거쳐서 클라즈 마 생성실(1) 내로 도입함과 마출러, 여자코일(4)에 익하여 플라즈마 생성실(1) 내에서 자장은 발생시킨다. 이것에 약하여, 플라즈마 생성 실(1) 내에는 ECR조건이 성립하고, 플라즈마 생성실(1) 내로 공급된 Ar,O₂가스는 분해되여서, 플라즈마가 생성된다. 생성된 플라즈마는 상기한 자장에 의하여 반응실(2) 내로 도입되며, SiF_ 가스를 활성화하여 지료(S) 표면에 Si 산화막을 형성시킨다.

다음에, 상기한 제조방법에 의하여 형성된 제1십시에의 반도체장치에 대하며 설명한다.

제2도는, 상기한 Si 산화막의 적외곱수 스펙트럼이다. 도면에서 알 수 있듯이, 940cm-1에서 Si-F 결합에 의한 흡수가 나타나며, 불소가 Si 산화막 속에 취입되어 있는 것을 알 수 있다. 또 종래의 CVD법으로 형성된 Si 산화막에서는 3600cm-1근처에서 Si-OH 결합에 의한 흡수가 나타나는 것이 알려져 있지만, 상순한 실시에에 의한 Si 산화막에서는 Si 산화막 수에 존재하지 않는 것을 알 수 있다.

제3도는, 상순한 Si 산화막의 400cm-1~1500cm-1까지의 적외흡수스펙트럼이다. 비교예로서 열산화막의 적외흡수 스펙트럼을 표시하고 있다. 1000cm-1~1300cm-1로 나타내는 Si-O 결합에 의한 흡수 스펙트럼의 형상이 국히 유사하고, Si-O결합의 상태가 열산화막과 마찬가지로 안정하여 양질의 막인 것을 알 수 있다.

제4도는, 상순한 방법에 의하며 제조된 Si 산화막의 비유전율의 SiF. 의존성을 표시한 그래프이다. 종축은 비유진을, 형촉은 SiF. 유량을 표시하고 있다.

증래의 SIF. 및 O.를 사용하여 CVD법으로 형성된 SI 산화막에서는, 비유전율을 3.8~3.9가 최소 한계인 것으로 알려져 있다. 도면에서 알 수 있듯이, 본 실시에에서는 3.3~3.6의 비유전율을 얻을 수 있으며, 따라서, 비유전율이 낮은 SI 산화막이 이머지는 것을 알 수 있다.

제5도는, 상술한 방법에 의하여 제조된 Si 산학막의 젊연내압특성을 표시하는 그래프이다. 황촉은 절연파괴내압, 종촉은 반도를 나타내고 있다. 도면에서 알수 있듯이 절연파괴전압이 대략 6.5~8.0M V/m의 범위로 분포하고 있으며, 종래와 마찬가지로 우수한 절면내압특성을 보유하고 있다고 말할 수 있다.

다음에, 상술한 실시에와 다른 조건에서 형성되는 제2실시에의 Si 산화에 대하여 설명한다. 상술한 실시에에 사용한 장치(제1도)의 반응실(2) 내에 시료(S)를 놓고 마이크로파워 및 O,가스 유량을 최적화 한 조건에서, 시료(S) 위에 Si 산화막을 형성하였다. 제6도는, 이 Si 산화막 속의 불소량에 대한 비유전율을 표시한 그래프이다. 증축은 비유전율을, 황축은 불소 함유량을 나타내고 있다. 불소 함유량이 0.01원자%로 부터 0.1원자%까지 변화함에 따라 비유전율은 3.9로부터 3.7까지 감소되고, 0.1원자%로부터 20원자%까지 변화함에 따라 3.7로부터 2.9까지 감소하고 있다. 물소 함유량이 0.1원자%보다 작은 Si 산화막은, 증래의 Si 산화막과 특성상에서의 구넓은 불가능하다.

또, 제7도는, 상술한 Si 산화막 속의 불소량에 대한 BHF에청속도를 표시한 그래프이다. 종촉은 BHF에청속도를, 평속은 물소 함유량을 나 단내고 있다. 물소 함유량이 Q.이원자%로부터 20원자%까지 변화함에 따라, BHF에청속도는 3000Å / min 으로 증가하고 있다. 불소 함유 량이 20원자%보다 큰 Si 산화막의 BHF에청속또는 8000Å /min을 초과한다. 에청속도가 빠른 것은, 그 약의 성질이 포러스상태로 되어 있 어서, 절연막으로서의 신뢰성이 현지하게 저하되어 있는 것을 표시하고 있다. 이런 점에서, 불소 함유량이 Q.1원자%보다 작은 Si 산화막 및 20원자%보다 큰 Si 산화막은, 총간 절연약, 당황성화막으로 적용하는 것이 곤란하다고 말할 수 있다.

다음에, 본 발명의 제3실시에를 구체적으로 설명한다. 이래에 설명하는 싶시에는 ECR플라즈마CVD장치를 사용하여 시료(S) 위에 Si 산화약을 형성한다. 이 장치는, 가스 도입계(7)로부터 SiH,와 SiF, 가 선택적으로 도입되도록 되며 있는 것 이외는 상술한 제1도에 표시하는 장치와 동입하여 대용하는 보보에 동입 보호를 사용하여 선명은 생략하다. 이 장치를 사용하여 시리(S) 의에 Si 사하마을 해서하는 데는 PAGE 23/34 * RCVD AT 10/11/2005 11:11:12 AM [Eastern Daylight Time] * SVR:USPTO-EFXRF-6/28 * DNIS:2738300 * CSID:845 892 6363 * DURATION (mm-ss):10-04학급

제8도는, 이 실시에에 의하여 형성된 Si 산화막의 도식적인 단면도이다. 기판(21) 위에 A배선(22),(22)이 형성된 시章(S)의 표면에 SiF_에 의한 불소를 함유하지 않은 상기한 제1의 Si 산화막(23)이 1000 A의 두메로 형성되며, 그 위에 SiF_에 의한 불소를 함유한 상기한 제 2의 Si 산화막(24)이 퇴적되어서 표면이 대략 평탄하게 되어 있다. 배선재료인 A은 불소와 반응하여 AF3의 절연물을 형성하게 되므로, A배선(22),(22)이 형성된 시료(S) 위에 SiF_가스를 접촉시키는 것은 바람작하지 않지만, 본 실시예와 같이 A배선(22),(22) 위에 SiF_에 의한 Si 산화막(23)용 얇게 퇴적시키므로써, A배선(22),(22)과 SiF_가 반응하지 않고, SiF_에 의한 Si 산화막(24)을 형성할 수 있다. 또한 A배선(22),(22)은 A합금배선이라도 좋다.

다음에, 본 발명의 제4실시예를 표시하는 도면에 의거하며 구체적으로 설명한다.

제9도는, 제4실시에에 있어서의 제조의 실시에 사용하는 ECR 플라즈마CVD장치의 구조를 표시하는 도식적인 종단면도미다. 도면에서 참 조부호 (1)은 플라즈마 생성실이고, (2)는 반응실이다. 이 장치는, 반응실(2) 내에 배설된 사료(S)를 놓는 사료대(5)에 고주파 전원(9)이 접속되며, 사료(S)에 바이러스 전압이 인가되도록 되어 있는 이외는, 삼술한 제1도에 표시하는 장치와 동알하며, 대응하는 부분에 대해서는 동일한 부호률 사용하며 설명은 생략한다.

제10도는, 이 장치를 사용하며 제조된 Si 산화막의 비유전율의 SiF_, 유량의존성을 표시한 그래프이고, 증축은 비유전율, 횡축은 SiF_, 유량을 LHEH내고 있다. 막의 형성조건의 가스 유량은, ArOl 43sccm, O₂가 70sccm이며, 압력이 2×10⁻³Tor, 마이크로파 중력이 2·8KW, 고주파 전력이 400W, 기판온도가 300℃이다. 도면에서 할 수 있듯이, 비유전출이 2.9~3,0의 극히 낮은 값의 Si 산화막이 얼어지는 것을 알수 있다.

또한, 제11도는 이러한 SI 산화막의 절면내압특성을 표시하는 그래프이다. 황축은 절연파괴내암, 종축은 빈도로 나타내고 있다. 도면에서 알 수 있듯이, 절대파괴진압이 대략 6.0~7.5MV/cm의 범위로 분포되어 있고, 중래와 마찬가지로 우수한 절연내압특성을 보유하고 있다고 말할 수 있다.

다음에, 제9도에 표시한 장치를 사용하여, A배선이 형성된 시료(S) 위에 용간 절연막으로서의 Si 산화막을 형성하는 경우에 대하여 설명한다. 먼저, 가스 도압계(6)로부터의 플라즈마 생성식(1) 내로 Ar 가스, O₂가스효 공급하며, 가스 도입계(7)로부터 반응실(2) 내로 SiH」가스를 공급하며, 플라즈마에 의하여 시료(S) 위에 상가한 물소를 합유하지 않은 Si 산화막을 1000차 형성한다.

그라고, 아이크로파의 발진을 정지하고 SiH, 가스를 SiF, 가스로 전환하며, 다시 아이크로파를 플라즈마 생성실(1) 내로 도입하여, 중소룡 함유한 Si 산화막을 형성한다. 이때, 고주파 전원(9)에 익하여 사료(S)에 움극의 바이머스 전압을 인기한다. 이것에 익하여, 사료(S) 위에는 막의 형성과 동시에 스패터에왕이 실시된다.

제12(a)도와 제12(b)도는 본 실시에에 의하여 형성된 Si 산화막의 도식적인 단면도이고, 제13도는 종래에의 Si 산화막의 도식적인 단면도이다. 제12(a)도에 표시하듯이, 반도체 기관(41) 위에 AI배선(42).(42)이 형성된 시료(S)의 표면에 SiH4에 의한 불소를 함유하지 않은 Si 산화막(43)이 1800초의 두째로 형성되며, 그 위에 SiF4 에 의한 Si 산화막(44)이 퇴적된다. 스페터에형에 의하여 SiF4 에 의한 Si 산화막(44)의 메지부(44a)는 평탄부(44b) 보다도 스페터효율이 크므로, 절속되며 테이퍼 형상을 하고 있다. 또 Si 산화막(44)의 퇴적이 진척되면, 평탄부(44c)는 평탄부(44b) 보다도 스페터효율이 낮으므로, 실골적으로 평탄부(44c)의 막이 형성속도가 높아지며, 제12(b)도에 표시하듯이, Si F 에 의한 Si 산화막(44)이 평탄성이 양호한 상태로 퇴적된다. 또, 에지부(44a)가 테이퍼 형상으로 되므로써, AI배선(42).(42) 사이에도 Si 산화막(44)이 쉽게 속으로 들어가게 되어, 공통과 같은 결항은 발생하지 않는다. 또한 AI배선(22).(22)은 A함쯤배선이라고 좋다.

제13도는, 종래의 SiH, 로 사용한 CVD법에 의하며, 시료에 Si 산화막을 퇴적시킨 종래에이다. 반도체 기환(51) 위에 형성된 Al태선(42).(42)의 표면에 SiH,에 의한 Si 산화막(53)이 퇴적되어 있다. Al태선(42).(42) 위에 퇴적된 에지부(52a).(52a)는 막의 형성이 진행됨에 따라 그 상부에서 접촉되고, Al태선(42).(42) 사이로 Si 산화막(53)이 들어가는 것을 어렵게 하며, 막의 형성이 더욱 진행되면, Al배선(42).(42) 사이의 첫 쪽이 에지부(52a)로 덮혀지면서 공극(55)이 항생되고 있다. 이상과 같이, 본 실시에에 의하여, 평탄화특성을 향상시킨 Si 산화막이 있는 반도체장치가 제조된다.

다용에, 본 발명의 제5실사예를 그 도면에 의거하여 구체적으로 설명한다.

제14도는, 제5실시예의 제조방법으로 제조된 반도체장치의 도착적인 단면도이다. 상술한 제9도에 표시한 장치를 사용하며, 가스 도입계(6) 로부터 클라즈마 생성실(1) 내로 사가스, 이,가스를 공급하고, 가스 도입계(7)로부터 반응실(2) 내로 SiF₁ 가스를 공급하여 출라즈마가 발 생되도록 하며, 고주파 전원(9)에 의하여 시료(S)속에 음극의 바이어스 전압을 인기하므로써, 반도체 기관(61) 위에 심뻐선(62),(62)이 형 성된 사료(S) 위에 Si 산화막(64)을 형성한다. 그리고, Si 산화막(64) 위에 심배선(65),(65)을 형성한다.

상술한 바와 핥이, SiF, 가스를 사용한 Si 산화막은 배유전율이 2.9~3,7이므로, A배선(62),(62) 및 A배선(65),(65) 사이에서 서로 간설하는 노이즈가 감소되고, 또, A배선(62),(62) 및 A배선(65),(65) 사이에 신호지연특성이 향상한다.

또, 비유전율이 4.0 정도의 증래의 총간 Si 산화막과 비교하여, 배전간의 용량을 일정하게 한 경우에, 본 실시예의 비유전율이 3.0 정도의 총간 Si 산화막의 쪽이 막 투폐를 얇게 할 수 있다.

에컨대, 중래에는 1세의 막두피가 필요한 경우에, 본 발명의 불소를 합유하는 Si 산화막을 Q 75세로 형성하므로써, 상기한 배선 사이에 용량을 보유할 수 있다. 이와 값이, 본 발명에 의한 불소를 합유한 Si 산화막을 사용하므로써, 배선간의 용량을 유지한 채 막 두째를 얇게 할 수 있다. 이것에 의하여, 여컨대 미세화에 따라 점점 커지는 네어호윤의 충행비를 경감할 수 있다.

제15도는, 제5실시에의 제조방법으로 제조된 반도체장치의 도식적인 단면도이다. 상술한 제9도에 표시한 장치형 사용하여, 가스 도업계(6)로부터 플라즈마 생성실(1) 내로 사가스, 이 가스를 공급하여, 가스 도입계(7)로부터 반응실(2)내로 SiF, 가스를 공급하여 플라즈마를 발생시키고, 고추파 전원(9)에 의하며 시료(S)에 용국의 바이머스 전압을 인가하므로써, 반도체 기판(61) 위에 심패선(62),(62)이 형성된 시료(S)위에 산화막(64)을 형성한다. 그리고, 마이크로파의 발진을 정지하고, SiF, 가스를 SiH,가스로 전환하고, 다시 마이크로파를 둘라즈마생성실(1) 내로 도입하여, 300초의 상기한 불소를 항유하지 않은 Si 산화막(66)을 형성한다. 그리고, 불소를 함유하지 않은 Si 산화막(66)

PAGE 24/34 * RCVD AT 10/11/2005 11:11:12 AM [Eastern Daylight Time] * SVR:USPTO-EFXRF-6/28 * DNIS:2738300 * CSID:845 892 6363 * DURATION (mm-ss):10-04

이것에 의하며, A배선(65).(65)의 형성시의 탈소를 함유하는 실리콘화합물 가스와의 접속 및 A배선(65).(65)의 불소와의 접속을 감소시킬수 있고, 접속에 의한 A배선(65).(65)의 부식, 결정입자지름의 변화 등을 방지할 수 있다. 또, 불소를 합유하지 않은 이 산화막(65)을 양개 형성하므로써, 배선 사이에서의 영향이 없고, 중래와 비교하여 상호 간섭하는 노이즈 및 산호지면특성이 향상된다. 또한, 상술한 제조방법에 있어서, 총간 절면막인 이 산화막(64)의 형성을 종료한 직후에, 고주파 전력을 증가시켜서 표면의 스패터율을 상습시키므로써, 표면의 불소원자를 감소시키거나, 또는 이 산화막(64)의 형성을 종료한 직후에, 사가스와 같은 비반용성 가스의 플라즈마를 조사하면서, 기판에 고주파 바이더스를 인가하여 적극적으로 스패터링을 실시하여 표면의 불소원자를 감소시키므로써, 더욱 접속에 의한 A배선(65).(65)의 부식, 결정입자자름의 변화 등을 방지할 수 있다.

또, 제16도는, 제5실시에의 제조방법으로 제조된 반도체장치의 도식적인 단면도이다. 상술한 제9도에 표시한 장치를 사용하여, 반도체 기관 (61) 위에 심배선(62).(62)이 형성된 사료(S)의 표면에, 먼저 SiH4에 의한 플라즈마(VI)법에 의하여, 불소를 함유하지 않은 상기한 제1의 Si 산화막(63)을 형성하고, 다음에, 가스 도입계(7)로부터 받응실(2) 내로 SiF, 가스를 공급하여 물란즈마를 발생시키며, 고주파 전원(9)에 의하여 사료(S)에 음국의 바이어스 전압을 인가하므로써, 반도체 기판(61) 위에 심태선(62).(62)이 형성된 사료(S) 위에 물소를 함유한 상기한 제2의 Si 산화막(64)을 형성한다. 그리고, 데이크로파의 발진을 정지하고, SiF, 가스로 SiH, 가스로 전환하여, 다시 메이크로파를 들라 즈마 생성실(I) 내로 도입하여, 300Å의 물소를 함유하지 않은 Si 산화막(66) 위에 심배선(65)(65)을 형성한다. 그리고, 불소를 함유하지 않은 Si 산화막(66) 위에 심배선(65)(65)을 형성한다. 이와 같이 제조된 반도체장치에서는, 심배선(62)(62) 및 심배선(65)(65)의 불소에 의한 부식이, 더욱 방지된다.

다음에 본 발명의 제6실시예를 이것을 표시하는 도면에 익거하여 구체적으로 설명한다.

제17도는, 제6실시에에 있어서의 제조의 실시에 사용하는 ECR플라즈마CVD장치의 구조를 표시하는 도식적인 중단연도이다. 도면에서 참조부호(1)은 플라즈마 생성실이며, (2)는 반응실이다. 이 장치는, 반용성(2) 내에 배설된 시력(8)를 올려놓는 시료대(5)에 적류 전원(10)이 접속되며, 시료(8)에 음국의 적류 전계가 인가되도록 되어 있고, 가스 도입계(6)로부터 0, 및 N,를 동시에 또는 선택적으로 도입할 수 있고, 가스 도입계(7)로부터 SiF, 가스 및 SiH,를 동시에 또는 선택적으로 도입가능하게 되어 있는 이외는, 상술한 제9도에 표시하는 장치와 동일하다. 대용하는 부분에는 동일한 부호를 사용하다. 설명은 생략한다.

제18도는, 제6실시에의 제조방법으로 제조된 반도체장치의 도식적인 단면도이다. 상술한 장치를 사용하여, 기판(71)에 A패선(72).(72)이 형성된 사료(S) 위에, 먼저, 가스 도입계(6)로부터 반응실(2) 내로 SiF, 가스를 도압하여 불라즈마을 발생시키며, 사료(S)에 음극의 바이어스 전압을 인가하여, Si 산화막(73)을 형성한다. 다음에, 그리고, 아이크로파를 즐라즈마 생성실(1)내로 도입하여 300시의 불소를 합유하지 않은 Si 산화막(74)을 형성한다. 그리고, 불소를 합유하지 않은 산화막(74) 위에 최상촉의 A패선(75).(75)을 형성한 후, 다시 SiF, 가스플 도입하여 플라즈마를 발생시키며, 사료(S)에 음극의 바이머스전압을 인가하여, Si 산화막(76)를 형성하여, A패선(75).(75) 사이에 매입하여 평란화시킨다. 그후, SiH, 가스 및 N, 가스를 사용하여 Si 결화막(77)를 형성한다. 이 Si 철화막(77)은 불활성화 막의 기능을 한다. 또한, Si 결화막(77)를 형성할 때에, SiH, 가스 대신에 SiF, 가스를 도입해도 좋고, N, 가스 대신에 N,와 O,를, 또는 N,와 N, O를 도입하므로써, Si 질화막(77)을 Si 산화질화막으로 해도 좋다. Si 산화질화막을 형성하므로써, 더욱 낮은 스트레스의 불활성화 막을 형성할 수 있다.

이와 같이, 최상층의 A배선(75),(75) 사이에는 낮은 비유전율의 Si 산화막이 형성되며, 또, 이 위에 Si 질화막이 형성된다. 증래에는 불활성화막으로서의 Si 절화막을 최상용의 A배선(75),(75) 표면에 피북하였으므로, 높은 비유전율(-6,9)의 Si 질화막이 A배선(75),(75) 사이에 있었는데, 본 실시예와 같이 낮은 비유전율의 Si 질화막을 피복하므로써, A배선(75),(75) 사이에서 서로 간성하는 노이즈가 감소되고, 신호 지연특성이 향상된다. 또, 본 발명에 의하며 유수한 특성이 있는 Si 산화막의 형성이 가능하게 될과 아울러, 입자의 발생도 감소시킬 수 있다.

제19도는 제7실시에의 제조밤법으로서 제조된 반도체장치의 도식적인 단면도이다. 상술한 제9도에 표시한 참처를 사용하며, 가스 도입계(6)로부터 출라즈마 생성실(1) 내로 Ar가스와 Og가스를 공급하고, 가스 도입계(7)로부터 반응실(2)내로 SiF_가스를 공급하며 출라즈마을 말 생시키며, 고주파 전원(9)에 의하여 시료(S)에 음극의 바이너 전압을 인가하므로써, 시료(S)에 Si 산화막(79)을 형성한다. 시료(S)에는, 불소를 함유하지 않은 절연막(81)위에 AI배선(73),(78)…이 형성되며 있다. 그리고, Si 산화막(79)의 표연이 AI배선(78),(78)…의 표연과 일 처하게 되는 시점에서, 마이크로파의 발견을 챙지하고, SiF_ 가스를 SiH_가스로 전환하며, 다시 마이크로파를 플라즈마 생성실(1) 내로 도입하여, A1 배선(78)(78)…및 Si 산화막(79)위에 불소를 함유하지 않은 Si 산화막(80)을 형성한다.

이와 같이, 불소불 할유하는 Si 산화막(79)을 A1 배선(78).(78)… 사이에만 때입하므로써, 동일층에서의 배선간의 용량의 증가를 억제할 수 있다. 이것에 의하여, 반도체 장치의 고속작동에 관계되는 배선 사이에만 불소를 함유하는 Si 산화막(79)을 사용하고, 그밖의 부분에는 종 곱의 불소를 함유하지 않은 Si 산화막을 사용하며, 중래의 동일한 정도의 비용으로 보다 고속작동이 가능한 반도장치를 형성할 수 있다.

본 실시에에는, A1배선(78),(78)…의 하촉의 절연막(81) 및 상촉의 Si 산화막(80)에 불소를 **함유하지 않은 절연**막을 사용하고 있다. 미 절연 막은 예컨대, SiH, 또는 TEOS 등을 사용하여 빨라즈마CVD법에 의하여 형성된 보통의 산화막이라도 좋다. 또, 상술한 A1배선(78),(78)… 미 형성된 총이 최종 배선총인 경우에는, A1배선(78),(78)… 및 Si 산화막(79) 위에는 결화실리끈 등의 불활성화약을 형성한다.

또, 본 실시에에서는 AI배선을 사용하고 있지만, 이것에 한정되는 것은 아니고, W, Cu, Ag, Au, TIN 등의 금속에 의한 배선이라도 좋다.

또한, 이상과 같이, 실시에에서는, SIF, 및 O_2 을 공급한 경우를 설명하고 있는데, 이것으로 한정되는 것은 아니고, 불소를 함유하는 실리 문화함을 가스와 O_2 또는 N_2O 를 사용해도 좋다. 또, 본 실시에에 있어서 AI배선(22),(22)은 AI합금배선더라도 좋고, W대선 또는 Cu 배 선이라도 좋다.

또, 상술한 싶시에에서는 출라즈마CVD법으로서 ECR출라스마CVD법을 사용하고 있지만, 이것으로 한정되는 것은 머니고, 마이크로파 출라스마CVD법, RF플라스마CVD법 등이라도 좋다.

이상과 같이, 본 말명에 있어서는, 물소를 함유하는 실리존화함을 가스를 사용한 출라즈마CVD법에서 Si 산화약을 형성하므로써, 압자의 발생을 억제하여 반도체장치의 품질 및 수율을 향상시키며, 또, Si 산화약의 평란화 특성을 향상시키고, 또, 반도체장치의 고속화를 도모할 수 어느 드 및 바면을 모스하 중계로 어려 수 이다.

PAGE 25/34 * RCVD AT 10/11/2005 11:11:12 AM [Eastern Daylight Time] * SVR:USPTO-EFXRF-6/28 * DNIS:2738300 * CSID:845 892 6363 * DURATION (mm-ss):10-04

기관상에 형성된 A 또는A합금으로 이루어진 금속배선과, Si 산화막을 구비한 반도체장치에 있어서, 상기 Si 산화막은 상기 금속배선 표면에 형성된 불소를 함유하지 않는 제1 Si산화막과, 상기 제1 Si산화막상에 형성된 Q.1-20원자%의 불소를 함유하는 제2 Si산화막을 포함하는 것을 특징으로 하는 반도체장치.

청구항 2.

제1항에 있어서, 상기 제2 Si산화막상에 형성된 물소를 합유하지 않는 제3 Si산화막과, 상기 제3 Si산화막상에 형성된 AI 또는 AI합금으로 이루어진 제2 금속배선을 더 포함하는 것을 특징으로 하는 반도체장치.

청구항 3,


기판상에 A 또는 A함당으로 이루어진 금속배선을 형성하는 단계; 출라즈마CVD장치에 의해 별소를 함유하지 않는 실리콘화합을 가스와 Og 또는 NgO가소를 주입하여 상기 금속배선의 표면에 불소를 합유하지 않는 제1 Si산화막을 형성하는 단계; 및 출라즈마CVD장치에 의해 불소를 함유하는 실리콘화합물가스와, Og 또는 NgO가스를 주입하여 상기 제1 Si산화막상에 불소를 함유하는 제2 Si산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.

청구한 4.


기관상에 A 또는 A합금으로 이루어진 제1 공속배선을 형성하는 단계: 출라즈마CVD장치에 의해 불소를 함유하지 않는 실리콘산화물가스와, O₂ 또는 N₂이가스를 주입하여 상기 금속배선 표면에 불소를 함유하지 않는 제1 Si산화막을 형성하는 단계: 플라즈마CVD장치에 의해 불소를 함유하는 실리콘화합물가스와, O₂ 또는 N₂이 가스를 주입하여 상기 제1 Si산화막에 불소를 함유하는 제2 Si산화막을 형성하는 단계: 플라즈마CVD장치에 의해 불소를 함유하지 않는 실리콘화합물가스와, O₂ 또는 N₂이 가스물 주입하여 상기 제2 Si산화막에 출소를 함유하지 않는 실리콘화합물가스와, O₂ 또는 N₂이 가스물 주입하여 상기 제2 Si산화막에 출소를 함유하지 않는 제3 Si산화막을 형성하는 단계; 및 상기 제3 Si산화막상에 A 또는 A합궁으로 이루어진 제2 금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.

도연


도면 1




도면 2



도면 3




도면 4




PAGE 27/34 * RCVD AT 10/11/2005 11:11:12 AM [Eastern Daylight Time] * SVR:USPTO-EFXRF-6/28 * DNIS:2738300 * CSID:845 892 6363 * DURATION (mm-ss):10-04


도면 5




도면 6




도면 7




도면 8




도면 9




도면 10




도면 11




도면 12a




도면 126




도면 13




도면 14




도면 15




도별 16




도면 17



도면 18



도면 19



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:		
☐ BLACK BORDERS		
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES		
☐ FADED TEXT OR DRAWING		
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING		
SKEWED/SLANTED IMAGES		
COLOR OR BLACK AND WHITE PHOTOGRAPHS		
☐ GRAY SCALE DOCUMENTS		
☐ LINES OR MARKS ON ORIGINAL DOCUMENT		
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY		
□ OTHER.		

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.